part number search

faq category 
faq's
show all answers
hide all answers
showing 1 to 10 of 29
    • sic与si相比，绝缘击穿电场强度高约10倍，可达几千v的高耐压，另外单位面积的导通电阻非常低，可降低功率损耗。
      si在高耐压化时导通电阻变大，为了改善这一现象，主要使用igbt，但这有开关损耗大的问题。
      sic具有优异的高速开关性能。
      • faq id: 480
    • ・电力配线等若不均等，则电流、芯片温度变得不稳定。
      ・开关时序若不符合规范，则引起过流、芯片损坏。
      ・vgs(on)若不够高，ron温度特性变为负，在特定芯片中电流集中，有发生热失控遭损坏的危险。
      • faq id: 485
    • ・上侧元器件接地绝缘只能保证绝缘耐压。
      ・需要串联数栅极电压用浮动电源。
      ・串联时，导通电阻的温度系数变为正，为防止热失控，请考虑产品偏差和充分的电流降额。
      ・串联后作为高耐压单开关使用时，推荐并列插入大电阻进行适当分压。
      ・若不符合开关时序，则将破坏耐压。
      • faq id: 486
    • 因为使用温度条件不同。
      模块：结温（tj)150℃,外壳温度(tc)60℃
      mosfet：结温（tj)175℃,外壳温度(tc)25℃
      • faq id: 487
    • 栅极信号的布线长度若均等，则为１～３ω左右。
      请把电阻连接于相应的mosfet，并排列栅极信号的时序。
      另外，布线长度显著不同时，可插入有余量的电阻值(10ω左右)，并排列开关时序。
      • faq id: 488
    • 有栅极驱动电路的参考电路板。（假设直接安装于sic模块产品的驱动电路板。）
      sic-mostef并联时，请将外置栅极电阻连接于相应的mosfet，取得栅极信号的平衡。
      • faq id: 489
    • 受到电路板的寄生电容或寄生电感的影响，需要考虑lc谐振。请确认以下项目。
      ①连接栅极驱动电路的外置栅极电阻
      ②栅极驱动电路的输出电容
      ③栅极驱动电路的布线寄生电感
      ④sic-mosfet栅极电容
      ⑤sic-mosfet内部栅极电阻 等
      若电阻小，则过冲、下冲的峰值变大，且阻尼振荡衰减需要时间。
      另外，电容大，则峰值变小，开关速度变慢。
      电感大，则峰值变大。
      • faq id: 490
    • 受到电路板寄生电容和寄生电感等的影响，需要考虑lc谐振，请确认以下项目。
      ①提高栅极驱动电路的外置栅极电阻。
      ②减小栅极驱动电路的输出电容。
      ③减小栅极驱动电路的布线寄生电感。
      电阻小，则过冲和下冲的峰值变大，并且阻尼振荡衰减需要时间。电容大，则开关速度变慢。请尽量减小电感。
      • faq id: 491
    • 导通时栅极驱动电压低于15ｖ，则不能充分导通，低于14ｖ以下，则导通电阻的温度特性从正变为负。
      温度变高，则导通电阻下降，有热失控的危险性，因此请确保施加15ｖ以上电压。
      tzdb为40v以上，因此没有栅极损坏的顾虑，但持续施加超过额定值(-6v/ 22v)的dc电压时，将受到栅极氧化膜界面的陷阱影响，阈值逐渐变化。
      瞬时浪涌电压(300nsec以内)受阈值电压变动的影响小，允许有-10v～ 26v范围的变动。
      • faq id: 492
    • fet off状态下漏极电位上升时，基于栅-漏间电容的ac耦合现象，栅极电位可能上升。代表性的应用有串联的电桥驱动。
      为防止基于误导通的短路破坏，推荐使用负偏压。
      增加栅极-漏极间的电容也能抑制栅极电位上升。
      另外，通过栅极－漏极间连接米勒钳位mosfet实现彻底短路，可防止栅极电位上升。请注意因噪音引起米勒钳位mosfet误工作。
      • faq id: 493
showing 1 to 10 of 29
of 3
first previous